《逻辑设计基础 第7版》Charles H.Roth Jr；Larry L.Kinney著
信息技术和电气工程学科国际知名教材中译本系列《逻辑设计基础(第7版)》内容：作为国外众多高校“数字逻辑设计”课程采用的经典教材，深入地阐述了该课程涉及的基础概念和基本理论知识，同时将理论与实际相联系，侧重提高读者的应用能力。本书在第6版的基础上增删了部分内容，特别是增加了大量的练习题。
目录
第1章数制系统与转换
学习目标
学习指导
1.1数字系统与开关电路
1.2数制系统与转换
1.3二进制运算
1.4负数的表示
1.5二进制编码
习题
第2章布尔代数
学习目标
学习指导
2.1介绍
2.2基本运算
2.3布尔表达式和真值表
2.4基本定理
2.5交换律、结合律、分配律与德摩根定律
2.6化简定理
2.7展开及因式分解
2.8布尔表达式求反
习题
第3章布尔代数（续）
学习目标
学习指导
3.1表达式的展开及因式分解
3.2异或与同或运算
3.3蕴含定理
3.4开关表达式的代数化简
3.5等式成立的证明
循序渐进练习
习题
第4章布尔代数的应用、最小项与最大项展开式
学习目标
学习指导
4.1文字描述向布尔表达式的转化
4.2用真值表设计组合逻辑
4.3最小项与最大项展开式
4.4标准最小项与最大项展开式
4.5非完全给定函数
4.6真值表构建实例
4.7二进制加法器与减法器的设计
习题
第5章卡诺图
学习目标
学习指导
5.1开关函数的最简形式
5.2二变量卡诺图和三变量卡诺图
5.3四变量卡诺图
5.4用基本首要蕴含项确定最简表达式
5.5五变量卡诺图
5.6卡诺图的其他应用
5.7卡诺图的其他形式
循序渐进练习
习题
第6章奎因一麦克拉斯基法
学习目标
学习指导
6.1首要蕴含项的确定
6.2首要蕴含项表
6.3Petrick方法
6.4非完全给定函数的化简
6.5采用代入变量的卡诺图化简
6.6小结
循序渐进练习
习题
第7章多级门电路／与非门和或非门
学习目标
学习指导
7.1多级门电路
7.2与非门和或非门
7.3两级与非门和或非门电路设计
7.4多级与非门和或非门电路设计
7.5用门的替代符号转换电路
7.6二级、多输出电路的设计
7.7多输出与非门和或非门电路
习题
第8章用门电路设计和模拟组合电路
学习目标
学习指导
8.1复习组合电路设计
8.2使用扇人受限的门设计电路
8.3门延迟和时序图
8.4组合逻辑的冒险
8.5逻辑电路的仿真与测试
习题
设计题
第9章多路选择器、译码器和可编程逻辑器件
学习目标
学习指导
9.1简介
9.2多路选择器
9.3三态缓冲器
9.4译码器和编码器
9.5只读存储器
9.6可编程逻辑器件
9.7复杂可编程逻辑器件
9.8现场可编程门阵列
习题
第10章VHDL的介绍
学习目标
学习指导
10.1组合电路的VHDL描述
10.2多路选择器的VHDL模型
10.3VHDL模块
10.4信号与常量
10.5数组
10.6VHDL运算符
10.7包与库
10.8IEEE标准逻辑
10.9VHDL代码的编译与仿真
习题
设计题
第11章锁存器与触发器
学习目标
学习指导
11.1简介
11.2S—R锁存器
11.3门控锁存器
11.4边沿触发D触发器
11.5S—R触发器
11.6J—K触发器
11.7T触发器
11.8带有附加输入端的触发器
11.9异步时序电路
11.10小结
习题
循序渐进练习
第12章寄存器与计数器
学习目标
学习指导
12.1寄存器和寄存器传输
12.2移位寄存器
12.3二进制计数器的设计
12.4其他序列的计数器
12.5应用S—R触发器和J—K触发器设计计数器
12.6触发器输入方程的推导——小结
习题
第13章时序电路分析
学习目标
学习指导
13.1序列奇偶校验器
13.2信号跟踪及时序图分析
13.3状态转换表与状态转换图
13.4时序电路的通用模型
循序渐进练习
习题
第14章状态转换图与状态转换表的推导
学习目标
学习指导
14.1序列检测器的设计
14，2更复杂的设计问题
14.3构建状态转换图的方法
14.4串行数据代码的转换
14.5字母数字状态转换图标注
14.6不完全确定的状态转换表
循序渐进练习
习题
第15章状态转换表的化简及状态赋值
学习目标
学习指导
15.1冗余状态的消除
15.2等价状态
15.3使用隐含表确定状态的等价性
15.4等价的时序电路
15.5化简不完全确定的状态表
15.6触发器输入方程式的推导
15.7等价状态的赋值
15.8状态赋值的方法
15.9单跃变状态赋值的使用
习题
第16章时序电路设计
学习目标
学习指导
16.1时序电路设计方法小结
16.2设计实例——代码转换器
16.3迭代电路的设计
16.4使用ROM和PLA设计时序电路
16.5使用CPLD设计时序电路
16.6使用FPGA设计时序电路
16.7时序电路的仿真与测试
16.8计算机辅助设计概述
设计题
补充习题
第17章时序逻辑中的VHDL
学习目标
学习指导
17.1使用VHDL进程建立触发器模型
17.2使用VHDL进程建立寄存器和计数器模型
17.3使用VHDL进程建立组合逻辑模型
17.4时序机建模
17.5VHDI.代码的综合
17.6更多关于进程和顺序语句的内容
习题
仿真习题
第18章算术运算电路
学习目标
学习指导
18.1带累加器的串行加法器
18.2二进制乘法器的设计
18.3二进制除法器的设计
循序渐进练习
习题
第19章使用SM图的状态机设计
学习目标
学习指导
19.1状态机图
19.2SM图的导出
19.3SM图的实现
习题
第20章数字系统设计中的VHDL
学习目标
学习指导
20.1串行加法器的VHDL代码
20.2二进制乘法器的VHDIL代码
20.3二进制除法器的VHDL代码
20.4掷骰子游戏模拟器的VHDL代码
20.5结束语
习题
实验设计习题
附录
附录AMOS及CMOS逻辑
附录BVHDL语言小结
附录C编写可综合的VHDL代码的提示
附录D定理的证明
附录E精选的学习指导和习题的答案
参考文献
提取码游客，本帖隐藏的内容需要积分高于 10 才可浏览，您当前积分为 0 | 
请点击此处下载
收藏
